EP0834816 - Architecture de microprocesseur pouvant prendre en charge plusieurs processeurs hétérogènes [Cliquez sur ce lien avec le bouton droit de la souris pour le conserver dans vos signets]
Statut	Aucune opposition formée dans le délai Statut actualisé le 03.11.2000 Base de données mise à jour au 23.04.2024
Dernier événement Tooltip	11.01.2008	Extinction du brevet dans un Etat contractant Nouvel/nouveaux État(s): IT	publié le 13.02.2008 [2008/07]
Demandeur(s)	Pour tous les Etats désignés Seiko Epson Corporation 4-1, Nishi-shinjuku 2-chome, Shinjuku-ku Tokyo 163 / JP
	[N/P]
Précédent [1998/15]	Pour tous les Etats désignés SEIKO EPSON CORPORATION 4-1, Nishi-shinjuku 2-chome, Shinjuku-ku Tokyo 163 / JP
Inventeur(s)	01 / Lentz, Derek J. 17400 Phillips Avenue Los Gatos, California 95032 / US
	02 / Hagiwara, Yasuaki 2250 Monroe Street, Apt. 274 Santa Clara, California 95050 / US
	03 / Tang, Cheng-Long 1915 Ribisi Way San Jose, California 95131 / US
	04 / Lau, Te-Li 3075 Louis Road Palo Alto, California 94303 / US
	[1998/15]
Mandataire(s)	Grünecker Patent- und Rechtsanwälte PartG mbB Leopoldstraße 4 80802 München / DE
	[N/P]
Précédent [1998/15]	Grünecker, Kinkeldey, Stockmair & Schwanhäusser Anwaltssozietät Maximilianstrasse 58 80538 München / DE
Numéro de la demande, date de dépôt	97119364.4	07.07.1992
	[1998/15]
Numéro de priorité, date	US19910726893	08.07.1991 Format original publié: US 726893
	[1998/15]
Langue de dépôt	EN
Langue de la procédure	EN
Publication	Type:	A2 Demande sans rapport de recherche
	N°:	EP0834816
	Date:	08.04.1998
	Langue:	EN
	[1998/15]
	Type:	A3 Rapport de recherche
	N°:	EP0834816
	Date:	22.04.1998
	[1998/17]
	Type:	B1 Fascicule de brevet
	N°:	EP0834816
	Date:	05.01.2000
	Langue:	EN
	[2000/01]
Rapport(s) de recherche	Rapport (complémentaire) de recherche européenne - envoyé le:	EP	09.03.1998
Classification	IPC:	G06F15/16	[1998/15]
	CPC:	G06F12/0813 (EP,US); G06F15/16 (KR); G06F12/0855 (EP,US); G06F13/18 (EP,US); G06F13/4022 (EP,US); G06F15/167 (EP,US); (+) G06F15/17 (EP,US); G06F15/173 (EP,US); G06F12/0215 (EP,US); G06F12/0831 (EP,US) (-)
Etats contractants désignés	AT, BE, CH, DE, DK, ES, FR, GB, GR, IT, LI, LU, MC, NL, SE [1998/15]
Titre	Allemand:	Mikroprozessorarchitektur mit der Möglichkeit zur Unterstützung mehrerer verschiedener Prozessoren	[1998/15]
	Anglais:	Microprocessor architecture capable of supporting multiple heterogenous processors	[1998/15]
	Français:	Architecture de microprocesseur pouvant prendre en charge plusieurs processeurs hétérogènes	[1998/15]
Procédure d'examen	05.11.1997	Requête en examen déposée [1998/15]
	01.03.1999	Envoi de la notification relative à l'intention de délivrer le brevet (Accord : Oui)
	07.07.1999	Notification relative à l'intention de délivrer le brevet
	06.10.1999	Taxe de délivrance payée
	06.10.1999	Taxe publication/d‘impression payée
Demande(s) initiale(s) Tooltip	EP92914441.8 / EP0547246
Opposition(s)	06.10.2000	Aucune opposition formée dans le délai imparti [2000/51]
Taxes payées	Taxe annuelle
	05.11.1997	Taxe annuelle Année du brevet 03
	05.11.1997	Taxe annuelle Année du brevet 04
	05.11.1997	Taxe annuelle Année du brevet 05
	05.11.1997	Taxe annuelle Année du brevet 06
	29.07.1998	Taxe annuelle Année du brevet 07
	29.07.1999	Taxe annuelle Année du brevet 08
Dérogation à la compétence Tooltip exclusive de la juridiction unifiée du brevet	Voir le Registre de la juridiction unifiée du brevet pour les données relatives à la dérogation
	La juridiction unifiée du brevet assume l'entière responsabilité de l'exactitude, de l'exhaustivité et de la qualité des données présentées sous le lien fourni.
Extinctions durant la phase d’opposition Tooltip	AT	05.01.2000
	BE	05.01.2000
	CH	05.01.2000
	ES	05.01.2000
	GR	05.01.2000
	IT	05.01.2000
	LI	05.01.2000
	NL	05.01.2000
	SE	05.01.2000
	DK	05.04.2000
	LU	07.07.2000
	MC	31.07.2000
	[2008/07]
Précédent [2007/29]	AT	05.01.2000
	BE	05.01.2000
	CH	05.01.2000
	ES	05.01.2000
	GR	05.01.2000
	LI	05.01.2000
	NL	05.01.2000
	SE	05.01.2000
	DK	05.04.2000
	LU	07.07.2000
	MC	31.07.2000
Précédent [2004/07]	AT	05.01.2000
	BE	05.01.2000
	CH	05.01.2000
	ES	05.01.2000
	GR	05.01.2000
	LI	05.01.2000
	NL	05.01.2000
	SE	05.01.2000
	DK	05.04.2000
	MC	31.07.2000
Précédent [2003/46]	AT	05.01.2000
	BE	05.01.2000
	CH	05.01.2000
	ES	05.01.2000
	LI	05.01.2000
	NL	05.01.2000
	SE	05.01.2000
	DK	05.04.2000
	MC	31.07.2000
Précédent [2003/09]	AT	05.01.2000
	BE	05.01.2000
	CH	05.01.2000
	ES	05.01.2000
	LI	05.01.2000
	NL	05.01.2000
	SE	05.01.2000
	MC	31.07.2000
Précédent [2002/42]	AT	05.01.2000
	BE	05.01.2000
	CH	05.01.2000
	ES	05.01.2000
	LI	05.01.2000
	SE	05.01.2000
	MC	31.07.2000
Précédent [2002/27]	AT	05.01.2000
	BE	05.01.2000
	CH	05.01.2000
	ES	05.01.2000
	LI	05.01.2000
	SE	05.01.2000
Précédent [2002/23]	AT	05.01.2000
	BE	05.01.2000
	CH	05.01.2000
	LI	05.01.2000
	SE	05.01.2000
Précédent [2001/08]	AT	05.01.2000
	BE	05.01.2000
	CH	05.01.2000
	LI	05.01.2000
Précédent [2000/52]	CH	05.01.2000
	LI	05.01.2000
Précédent [2000/50]	CH	10.04.2000
	LI	10.04.2000
Citations:	Recherche	[A]EP0222074 (IBM [US]) [A] 1,3* column 5, line 38 - column 12, line 17; figures 1-2A,2C *;
		[A]EP0324662 (EVANS & SUTHERLAND COMPUTER CO [US]) [A] 1-4 * page 2, line 41 - page 6, line 35; figure 1 *;
		[A] - BERNHARD QUATEMBER, "Protocol issues of the configurational management and the resolution of the contention problem in large-scale crossbar switch", PROCEEDING OF MELECON '83, ATHENS, GREECE, (19830524), pages 1 - 2, XP000014871 [A] 1-4 * the whole document *

L'OEB décline toute responsabilité quant à l’exactitude des données émanant d'administrations tierces. Il ne garantit notamment pas l'exhaustivité, l'actualité ou la pertinence à des fins spécifiques de ces données.