Deutsch English Français

Contact

EP1806846

European procedure

Quick help

Maintenance news

Scheduled maintenance

Regular maintenance outages:
between 05.00 and 05.15 hrs CET (Monday to Sunday).

Other outages
Availability

2022.02.11

More...

News flashes

News Flashes

New version of the European Patent Register – SPC proceedings information in the Unitary Patent Register.

2024-07-24

More...

Extract from the Register of European Patents

EP About this file: EP1806846

EP1806846 - High voltage digital driver with dynamically biased cascode transistors [Right-click to bookmark this link]
Status	No opposition filed within time limit Status updated on 22.01.2016 Database last updated on 21.03.2025
Most recent event Tooltip	17.08.2018	Lapse of the patent in a contracting state New state(s): BG	published on 19.09.2018 [2018/38]
Applicant(s)	For all designated states Dialog Semiconductor GmbH Neue Strasse 95 73230 Kirchheim/Teck-Nabern / DE
	[2007/28]
Inventor(s)	01 / Peschke, Carlo Eberhard Weihenweg 12 73230 Kirchheim/Teck / DE
	[2007/28]
Representative(s)	Schuffenecker, Thierry 120 Chemin de la Maure 06800 Cagnes-sur-Mer / FR
	[N/P]
Former [2015/12]	Schuffenecker, Thierry 120 Chemin de la Maure 06800 Cagnes sur Mer / FR
Former [2007/28]	Schuffenecker, Thierry 120 Chemin de la Maure 06800 Cagnes sur Mer / FR
Application number, filing date	06392002.9	10.01.2006
	[2007/28]
Filing language	EN
Procedural language	EN
Publication	Type:	A1 Application with search report
	No.:	EP1806846
	Date:	11.07.2007
	Language:	EN
	[2007/28]
	Type:	B1 Patent specification
	No.:	EP1806846
	Date:	18.03.2015
	Language:	EN
	[2015/12]
Search report(s)	(Supplementary) European search report - dispatched on:	EP	22.06.2006
Classification	IPC:	H03K19/0185	[2007/28]
	CPC:	H03K19/018521 (EP,US); H03K17/102 (EP,US); H03K19/00315 (EP,US)
Designated contracting states	AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LI, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR [2007/28]
Title	German:	Digitaler Hochspannungstreiber mit dynamisch vorgespannten Kaskodentransistoren	[2007/28]
	English:	High voltage digital driver with dynamically biased cascode transistors	[2007/28]
	French:	Circuit de commande numérique à haute tension avec des transistors cascodes à polarisation dynamique	[2007/28]
Examination procedure	11.01.2008	Examination requested [2008/09]
	18.02.2008	Despatch of a communication from the examining division (Time limit: M06)
	28.08.2008	Reply to a communication from the examining division
	22.09.2014	Communication of intention to grant the patent
	02.02.2015	Fee for grant paid
	02.02.2015	Fee for publishing/printing paid
	02.02.2015	Receipt of the translation of the claim(s)
Divisional application(s)	The date of the Examining Division's first communication in respect of the earliest application for which a communication has been issued is 18.02.2008
Opposition(s)	21.12.2015	No opposition filed within time limit [2016/08]
Fees paid	Renewal fee
	11.01.2008	Renewal fee patent year 03
	02.02.2009	Renewal fee patent year 04
	01.02.2010	Renewal fee patent year 05
	31.01.2011	Renewal fee patent year 06
	28.03.2012	Renewal fee patent year 07
	30.01.2013	Renewal fee patent year 08
	16.01.2014	Renewal fee patent year 09
	02.02.2015	Renewal fee patent year 10
	Penalty fee
	Additional fee for renewal fee
	31.01.2012	07 M06 Fee paid on 28.03.2012
Opt-out from the exclusive Tooltip competence of the Unified Patent Court	See the Register of the Unified Patent Court for opt-out data
	Responsibility for the accuracy, completeness or quality of the data displayed under the link provided lies entirely with the Unified Patent Court.
Lapses during opposition Tooltip	HU	10.01.2006
	AT	18.03.2015
	BE	18.03.2015
	BG	18.03.2015
	CY	18.03.2015
	CZ	18.03.2015
	DK	18.03.2015
	EE	18.03.2015
	ES	18.03.2015
	FI	18.03.2015
	IT	18.03.2015
	LT	18.03.2015
	LV	18.03.2015
	MC	18.03.2015
	NL	18.03.2015
	PL	18.03.2015
	RO	18.03.2015
	SE	18.03.2015
	SI	18.03.2015
	SK	18.03.2015
	TR	18.03.2015
	GR	19.06.2015
	IS	18.07.2015
	PT	20.07.2015
	[2018/38]
Former [2018/33]	HU	10.01.2006
	AT	18.03.2015
	BE	18.03.2015
	CY	18.03.2015
	CZ	18.03.2015
	DK	18.03.2015
	EE	18.03.2015
	ES	18.03.2015
	FI	18.03.2015
	IT	18.03.2015
	LT	18.03.2015
	LV	18.03.2015
	MC	18.03.2015
	NL	18.03.2015
	PL	18.03.2015
	RO	18.03.2015
	SE	18.03.2015
	SI	18.03.2015
	SK	18.03.2015
	TR	18.03.2015
	GR	19.06.2015
	IS	18.07.2015
	PT	20.07.2015
Former [2018/28]	HU	10.01.2006
	AT	18.03.2015
	BE	18.03.2015
	CY	18.03.2015
	CZ	18.03.2015
	DK	18.03.2015
	EE	18.03.2015
	ES	18.03.2015
	FI	18.03.2015
	IT	18.03.2015
	LT	18.03.2015
	LV	18.03.2015
	MC	18.03.2015
	NL	18.03.2015
	PL	18.03.2015
	RO	18.03.2015
	SE	18.03.2015
	SI	18.03.2015
	SK	18.03.2015
	GR	19.06.2015
	IS	18.07.2015
	PT	20.07.2015
Former [2016/42]	AT	18.03.2015
	BE	18.03.2015
	CZ	18.03.2015
	DK	18.03.2015
	EE	18.03.2015
	ES	18.03.2015
	FI	18.03.2015
	IT	18.03.2015
	LT	18.03.2015
	LV	18.03.2015
	MC	18.03.2015
	NL	18.03.2015
	PL	18.03.2015
	RO	18.03.2015
	SE	18.03.2015
	SI	18.03.2015
	SK	18.03.2015
	GR	19.06.2015
	IS	18.07.2015
	PT	20.07.2015
Former [2016/37]	AT	18.03.2015
	BE	18.03.2015
	CZ	18.03.2015
	DK	18.03.2015
	EE	18.03.2015
	ES	18.03.2015
	FI	18.03.2015
	IT	18.03.2015
	LT	18.03.2015
	LV	18.03.2015
	NL	18.03.2015
	PL	18.03.2015
	RO	18.03.2015
	SE	18.03.2015
	SI	18.03.2015
	SK	18.03.2015
	GR	19.06.2015
	IS	18.07.2015
	PT	20.07.2015
Former [2016/12]	AT	18.03.2015
	CZ	18.03.2015
	DK	18.03.2015
	EE	18.03.2015
	ES	18.03.2015
	FI	18.03.2015
	IT	18.03.2015
	LT	18.03.2015
	LV	18.03.2015
	NL	18.03.2015
	PL	18.03.2015
	RO	18.03.2015
	SE	18.03.2015
	SI	18.03.2015
	SK	18.03.2015
	GR	19.06.2015
	IS	18.07.2015
	PT	20.07.2015
Former [2016/07]	AT	18.03.2015
	CZ	18.03.2015
	DK	18.03.2015
	EE	18.03.2015
	ES	18.03.2015
	FI	18.03.2015
	IT	18.03.2015
	LT	18.03.2015
	LV	18.03.2015
	NL	18.03.2015
	PL	18.03.2015
	RO	18.03.2015
	SE	18.03.2015
	SK	18.03.2015
	GR	19.06.2015
	IS	18.07.2015
	PT	20.07.2015
Former [2016/03]	AT	18.03.2015
	CZ	18.03.2015
	EE	18.03.2015
	ES	18.03.2015
	FI	18.03.2015
	IT	18.03.2015
	LT	18.03.2015
	LV	18.03.2015
	NL	18.03.2015
	PL	18.03.2015
	RO	18.03.2015
	SE	18.03.2015
	SK	18.03.2015
	GR	19.06.2015
	IS	18.07.2015
	PT	20.07.2015
Former [2015/51]	AT	18.03.2015
	CZ	18.03.2015
	EE	18.03.2015
	ES	18.03.2015
	FI	18.03.2015
	LT	18.03.2015
	LV	18.03.2015
	NL	18.03.2015
	PL	18.03.2015
	RO	18.03.2015
	SE	18.03.2015
	SK	18.03.2015
	GR	19.06.2015
	IS	18.07.2015
	PT	20.07.2015
Former [2015/50]	CZ	18.03.2015
	EE	18.03.2015
	ES	18.03.2015
	FI	18.03.2015
	LT	18.03.2015
	LV	18.03.2015
	NL	18.03.2015
	PL	18.03.2015
	RO	18.03.2015
	SE	18.03.2015
	SK	18.03.2015
	GR	19.06.2015
	IS	18.07.2015
	PT	20.07.2015
Former [2015/49]	CZ	18.03.2015
	EE	18.03.2015
	ES	18.03.2015
	FI	18.03.2015
	LT	18.03.2015
	LV	18.03.2015
	NL	18.03.2015
	RO	18.03.2015
	SE	18.03.2015
	SK	18.03.2015
	GR	19.06.2015
	PT	20.07.2015
Former [2015/41]	FI	18.03.2015
	LT	18.03.2015
	LV	18.03.2015
	NL	18.03.2015
	SE	18.03.2015
	GR	19.06.2015
Former [2015/39]	FI	18.03.2015
	LT	18.03.2015
	LV	18.03.2015
	SE	18.03.2015
	GR	19.06.2015
Former [2015/37]	FI	18.03.2015
	LT	18.03.2015
	SE	18.03.2015
	GR	19.06.2015
Former [2015/36]	FI	18.03.2015
	LT	18.03.2015
	SE	18.03.2015
Former [2015/35]	LT	18.03.2015
Documents cited:	Search	[A] - SERNEELS B ET AL, "A 5.5 V SOPA line driver in a standard 1.2 V 0.13/spl mu/m CMOS technology", SOLID-STATE CIRCUITS CONFERENCE, 2005. ESSCIRC 2005. PROCEEDINGS OF THE 31ST EUROPEAN SEPT. 12-16, 2005, PISCATAWAY, NJ, USA,IEEE, (20050912), ISBN 0-7803-9205-1, pages 303 - 306, XP010854962 [A] 1-17 * the whole document * DOI: http://dx.doi.org/10.1109/ESSCIR.2005.1541620
		[A] - SERNEELS B ET AL, "7.8 - A High-Voltage Output Driver in a Standard 2.5V 0.25/spl mu/m CMOS Technology", SOLID-STATE CIRCUITS CONFERENCE, 2004. DIGEST OF TECHNICAL PAPERS. ISSCC. 2004 IEEE INTERNATIONAL SAN FRANCISCO, CA, USA FEB. 15-19, 2004, PISCATAWAY, NJ, USA,IEEE, (20040215), ISBN 0-7803-8267-6, pages 146 - 155, XP010722195 [A] 1-17 * the whole document * DOI: http://dx.doi.org/10.1109/ISSCC.2004.1332636
	by applicant	US6429686
		US6580291
		US2003189443
		- BERT SERNEELS, "A high voltage output driver in a 2.5 V 0.25 µm CMOS technology", IEEE JOURNAL OF SOLID-STATE CIRCUITS, (200503), vol. 40, no. 3

The EPO accepts no responsibility for the accuracy of data originating from other authorities; in particular, it does not guarantee that it is complete, up to date or fit for specific purposes.

Legal notice
Terms of use
24.2.32; 34p