-
EP1026732
Europäisches Verfahren
- EP Übersicht
- EP Rechtsstand
- EP Vereinigtes Register
- EP Alle Ereignisse
- EP Angeführte Dokumente
- EP Patentfamilie
- EP Alle Dokumente
Auszug aus dem europäischen Patentregister
EP Übersicht: EP1026732
| EP1026732 - Herstellungsmethode für eine Hochspannungshalbleiteranordnung [Mit Rechtsklick auf diesen Link können Sie ein Bookmark anlegen.] | Status | Anmeldung zurückgenommen Status aktualisiert am 17.03.2001 Datenbank zuletzt aktualisiert am 19.10.2024 | Letztes Ereignis Tooltip | 17.03.2001 | Zurücknahme der Anmeldung | veröffentlicht am 02.05.2001 [2001/18] | Anmelder | Für alle benannten Staaten MOTOROLA, INC. 1303 East Algonquin Road Schaumburg, IL 60196 / US | [2000/32] | Erfinder | 01 /
Jaume, Denis 31 Allée de Noirmoutier 31770 Colomiers / FR | 02 /
Martinez, Christian 3 Allée des Bouleaux 31520 Ramonville / FR | 03 /
Roche, Hervé 1 Impasse de l'Abbee Lestrade 31300 Toulouse / FR | 04 /
Viale, Eric 55 rue des Sports Apt No 7 31200 Toulouse / FR | [2000/32] | Vertreter | Hudson, Peter David, et al Motorola European Intellectual Property Midpoint Alencon Link, Basingstoke Hampshire RG21 7PL / GB | [N/P] |
| Frühere [2000/32] | Hudson, Peter David, et al Motorola, European Intellectual Property Operations, Midpoint Alencon Link Basingstoke, Hampshire RG21 7PL / GB | Anmeldenummer, Anmeldetag | 99400264.0 | 05.02.1999 | [2000/32] | Anmeldesprache | EN | Verfahrenssprache | EN | Veröffentlichung | Art: | A1 Anmeldung mit Recherchenbericht | Nr.: | EP1026732 | Datum: | 09.08.2000 | Sprache: | EN | [2000/32] | Recherchenbericht(e) | (Ergänzender) europäischer Recherchenbericht - versandt am: | EP | 15.07.1999 | Klassifikation | IPC: | H01L21/312, H01L29/06, H01L23/29 | [2000/32] | CPC: |
H01L21/02118 (EP,US);
H01L21/022 (EP,US);
H01L23/3192 (EP);
H01L2924/0002 (EP);
H01L2924/13055 (EP)
| C-Set: |
H01L2924/0002, H01L2924/00 (EP)
| Benannte Vertragsstaaten | (deleted) [2001/17] |
| Frühere [2000/32] | AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LI, LU, MC, NL, PT, SE | Bezeichnung der Erfindung | Deutsch: | Herstellungsmethode für eine Hochspannungshalbleiteranordnung | [2000/32] | Englisch: | A method of forming a high voltage semiconductor device | [2000/32] | Französisch: | Méthode de fabrication d'un dispositif semiconducteur à haute tension | [2000/32] | Prüfungsverfahren | 05.03.2001 | Anmeldung vom Anmelder zurückgenommen [2001/18] | Entrichtete Gebühren | Jahresgebühr | 05.02.2001 | Jahresgebühr entrichtet Patentjahr 03 |
| Ausschluss der ausschließlichen Tooltip Zuständigkeit des Einheitlichen Patentgerichts | Zu den entsprechenden Daten siehe das Register des Einheitlichen Patentgerichts | ||
| Die Verantwortung für die Richtigkeit, Vollständigkeit oder Qualität der unter dem Link angezeigten Daten liegt allein beim Einheitlichen Patentgericht. | Angeführte Dokumente: | Recherche | [X]US5798562 (RABOVSKY JOHANNES [DE], et al) [X] 1,11,17 * column 2, line 61 - line 64 *; | [XA]US5288989 (ISHAQUE A NADEEM [US], et al) [X] 11 * abstract * [A] 1,17; | [XA]US5252844 (TAKAGI HIROSHI [JP]) [X] 11 * column 5, line 27 - line 31; figure 2 * [A] 1,17; | [A]DE4033361 (LESAG LEISTUNGSELEKTRONIK STAH [DE]) [A] 1,8-11,14-17 * the whole document *; | [A]US5861656 (KERI IMRE [SE]) [A] 1,2,6,11,17 * column 2, line 22 - line 28; figure 5 * |