blank Quick help
blank Maintenance news

Scheduled maintenance

Regular maintenance outages:
between 05.00 and 05.15 hrs CET (Monday to Sunday).

Other outages
Availability

2022.02.11

More...
blank News flashes

News Flashes

New version of the European Patent Register – SPC proceedings information in the Unitary Patent Register.

2024-07-24

More...
blank Related links

Release notes
European Patent Register Assistant
European Patent Register Resource Book
European Patent Register – pocket guide
FAQ - European Patent Register
Federated Register (Flyer)
Global Dossier (Flyer)
Register events
Deep link coverage
Federated Register content
The Patent Information Tour
Fair use charter

Extract from the Register of European Patents

EP About this file: EP1806847

EP1806847 - DATA PROCESSING DEVICE HAVING RECONFIGURABLE LOGIC CIRCUIT [Right-click to bookmark this link]
StatusNo opposition filed within time limit
Status updated on  24.12.2010
Database last updated on 26.12.2024
Most recent event   Tooltip19.10.2012Lapse of the patent in a contracting state
New state(s): TR		published on 21.11.2012  [2012/47]
Applicant(s)For all designated states
Fuji Xerox Co., Ltd.
7-3, Akasaka 9-chome, Minato-ku
Tokyo / JP
[2010/36]
Former [2007/28]For all designated states
IP Flex Inc.
27-1, Kamiosaki 2-chome, Shinagawa-ku
Tokyo 141-0021 / JP
Inventor(s)01 / HONDA, Hiroki, IP Flex Inc.
27-1, Kamiosaki 2-chome, Shinagawa-ku
Tokyo 141-0021 / JP
 [2009/40]
Former [2007/28]01 / HONDA, Hiroki, IPFlex Inc.
27-1, Kamiosaki 2-chome, Shinagawa-ku
Tokyo 141-0021 / JP
Representative(s)Körber, Martin Hans, et al
Mitscherlich PartmbB
Patent- und Rechtsanwälte
Postfach 33 06 09
80066 München / DE
[N/P]
Former [2010/36]Körber, Martin Hans, et al
Mitscherlich & Partner Patent- und Rechtsanwälte Postfach 33 06 09
80066 München / DE
Former [2007/28]Körber, Martin Hans
Mitscherlich & Partner Patentanwälte Sonnenstrasse 33
80331 München / DE
Application number, filing date05805358.828.10.2005
[2007/28]
WO2005JP19924
Priority number, dateJP2004031371028.10.2004         Original published format: JP 2004313710
[2007/28]
Filing languageJA
Procedural languageEN
PublicationType: A1 Application with search report
No.:WO2006046711
Date:04.05.2006
Language:EN
[2006/18]
Type: A1 Application with search report 
No.:EP1806847
Date:11.07.2007
Language:EN
The application published by WIPO in one of the EPO official languages on 04.05.2006 takes the place of the publication of the European patent application.
[2007/28]
Type: B1 Patent specification 
No.:EP1806847
Date:17.02.2010
Language:EN
[2010/07]
Search report(s)International search report - published on:JP04.05.2006
(Supplementary) European search report - dispatched on:EP07.01.2008
ClassificationIPC:H03K19/173, G06F17/50
[2007/28]
CPC:
G06F15/7867 (EP,US); G06F30/347 (US); G06F30/33 (US);
G06F30/3308 (US); G06F30/331 (US); G06F30/34 (EP,US);
G06F11/261 (US) (-)
Designated contracting statesAT,   BE,   BG,   CH,   CY,   CZ,   DE,   DK,   EE,   ES,   FI,   FR,   GB,   GR,   HU,   IE,   IS,   IT,   LI,   LT,   LU,   LV,   MC,   NL,   PL,   PT,   RO,   SE,   SI,   SK,   TR [2007/28]
Extension statesALNot yet paid
BANot yet paid
HRNot yet paid
MKNot yet paid
YUNot yet paid
TitleGerman:DATENVERARBEITUNGSGERÄT MIT REKONFIGURIERBARER LOGISCHER SCHALTUNG[2007/28]
English:DATA PROCESSING DEVICE HAVING RECONFIGURABLE LOGIC CIRCUIT[2007/28]
French:DISPOSITIF DE TRAITEMENT DE DONNEES PRESENTANT UN CIRCUIT LOGIQUE RECONFIGURABLE[2007/28]
Entry into regional phase24.04.2007Translation filed 
24.04.2007National basic fee paid 
24.04.2007Search fee paid 
24.04.2007Designation fee(s) paid 
24.04.2007Examination fee paid 
Examination procedure24.04.2007Examination requested  [2007/28]
07.07.2007Amendment by applicant (claims and/or description)
10.07.2008Despatch of a communication from the examining division (Time limit: M06)
16.12.2008Reply to a communication from the examining division
04.09.2009Communication of intention to grant the patent
29.12.2009Fee for grant paid
29.12.2009Fee for publishing/printing paid
Opposition(s)18.11.2010No opposition filed within time limit [2011/04]
Fees paidRenewal fee
30.10.2007Renewal fee patent year 03
30.10.2008Renewal fee patent year 04
30.10.2009Renewal fee patent year 05
Opt-out from the exclusive  Tooltip
competence of the Unified
Patent Court		 See the Register of the Unified Patent Court for opt-out data
Responsibility for the accuracy, completeness or quality of the data displayed under the link provided lies entirely with the Unified Patent Court.
Lapses during opposition  TooltipAT17.02.2010
BE17.02.2010
CY17.02.2010
CZ17.02.2010
DK17.02.2010
EE17.02.2010
FI17.02.2010
IT17.02.2010
LT17.02.2010
LV17.02.2010
NL17.02.2010
PL17.02.2010
RO17.02.2010
SE17.02.2010
SI17.02.2010
SK17.02.2010
TR17.02.2010
BG17.05.2010
GR18.05.2010
ES28.05.2010
IS17.06.2010
PT17.06.2010
HU18.08.2010
IE28.10.2010
LU28.10.2010
CH31.10.2010
LI31.10.2010
MC31.10.2010
[2012/47]
Former [2012/44]AT17.02.2010
BE17.02.2010
CY17.02.2010
CZ17.02.2010
DK17.02.2010
EE17.02.2010
FI17.02.2010
IT17.02.2010
LT17.02.2010
LV17.02.2010
NL17.02.2010
PL17.02.2010
RO17.02.2010
SE17.02.2010
SI17.02.2010
SK17.02.2010
BG17.05.2010
GR18.05.2010
ES28.05.2010
IS17.06.2010
PT17.06.2010
HU18.08.2010
IE28.10.2010
LU28.10.2010
CH31.10.2010
LI31.10.2010
MC31.10.2010
Former [2012/42]AT17.02.2010
BE17.02.2010
CY17.02.2010
CZ17.02.2010
DK17.02.2010
EE17.02.2010
FI17.02.2010
IT17.02.2010
LT17.02.2010
LV17.02.2010
NL17.02.2010
PL17.02.2010
RO17.02.2010
SE17.02.2010
SI17.02.2010
SK17.02.2010
BG17.05.2010
GR18.05.2010
ES28.05.2010
IS17.06.2010
PT17.06.2010
HU18.08.2010
IE28.10.2010
CH31.10.2010
LI31.10.2010
MC31.10.2010
Former [2011/47]AT17.02.2010
BE17.02.2010
CY17.02.2010
CZ17.02.2010
DK17.02.2010
EE17.02.2010
FI17.02.2010
IT17.02.2010
LT17.02.2010
LV17.02.2010
NL17.02.2010
PL17.02.2010
RO17.02.2010
SE17.02.2010
SI17.02.2010
SK17.02.2010
BG17.05.2010
GR18.05.2010
ES28.05.2010
IS17.06.2010
PT17.06.2010
IE28.10.2010
CH31.10.2010
LI31.10.2010
MC31.10.2010
Former [2011/38]AT17.02.2010
BE17.02.2010
CY17.02.2010
CZ17.02.2010
DK17.02.2010
EE17.02.2010
FI17.02.2010
IT17.02.2010
LT17.02.2010
LV17.02.2010
NL17.02.2010
PL17.02.2010
RO17.02.2010
SE17.02.2010
SI17.02.2010
SK17.02.2010
BG17.05.2010
GR18.05.2010
ES28.05.2010
IS17.06.2010
PT17.06.2010
CH31.10.2010
LI31.10.2010
MC31.10.2010
Former [2011/30]AT17.02.2010
BE17.02.2010
CY17.02.2010
CZ17.02.2010
DK17.02.2010
EE17.02.2010
FI17.02.2010
IT17.02.2010
LT17.02.2010
LV17.02.2010
NL17.02.2010
PL17.02.2010
RO17.02.2010
SE17.02.2010
SI17.02.2010
SK17.02.2010
BG17.05.2010
GR18.05.2010
ES28.05.2010
IS17.06.2010
PT17.06.2010
MC31.10.2010
Former [2011/16]AT17.02.2010
BE17.02.2010
CY17.02.2010
CZ17.02.2010
DK17.02.2010
EE17.02.2010
FI17.02.2010
IT17.02.2010
LT17.02.2010
LV17.02.2010
NL17.02.2010
PL17.02.2010
RO17.02.2010
SE17.02.2010
SI17.02.2010
SK17.02.2010
BG17.05.2010
GR18.05.2010
ES28.05.2010
IS17.06.2010
PT17.06.2010
Former [2011/08]AT17.02.2010
BE17.02.2010
CY17.02.2010
CZ17.02.2010
DK17.02.2010
EE17.02.2010
FI17.02.2010
LT17.02.2010
LV17.02.2010
NL17.02.2010
PL17.02.2010
RO17.02.2010
SE17.02.2010
SI17.02.2010
SK17.02.2010
BG17.05.2010
GR18.05.2010
ES28.05.2010
IS17.06.2010
PT17.06.2010
Former [2011/02]AT17.02.2010
BE17.02.2010
CY17.02.2010
CZ17.02.2010
EE17.02.2010
FI17.02.2010
LT17.02.2010
LV17.02.2010
NL17.02.2010
PL17.02.2010
RO17.02.2010
SE17.02.2010
SI17.02.2010
SK17.02.2010
BG17.05.2010
GR18.05.2010
ES28.05.2010
IS17.06.2010
PT17.06.2010
Former [2010/45]AT17.02.2010
FI17.02.2010
LT17.02.2010
LV17.02.2010
NL17.02.2010
PL17.02.2010
SI17.02.2010
ES28.05.2010
IS17.06.2010
PT17.06.2010
Former [2010/40]AT17.02.2010
FI17.02.2010
LT17.02.2010
LV17.02.2010
PL17.02.2010
SI17.02.2010
ES28.05.2010
IS17.06.2010
PT17.06.2010
Former [2010/33]ES28.05.2010
Documents cited:Search[A]US6173434  (WIRTHLIN MICHAEL J [US], et al) [A] 1,4,6,8,13,18 * abstract *;
 [A]EP1441283  (SIEMENS AG [DE]) [A] 1,4,6,8,13,18* abstract *
International search[A]US2004103265  (SMITH GRAEME ROY [GB]);
 [X]  - CRONQUIST D C ET AL, "Architecture design of reconfigurable pipelined datapaths.", ADVANCED RESEARCH IN VLSI., (19990324), pages 23 - 40, XP010329009
 [A]  - VILLASENOR J, JONES C, SCHONER B., "Video communications using rapidly reconfigurable hardware.", CIRCUITS ANS SYSTEMS FOR VIDEO TECHNOLOGY, IEEE TRANSACTIONS., (199512), vol. 5, no. 6, pages 565 - 567, XP002995737

DOI:   http://dx.doi.org/10.1109/76.475899
by applicantJP2000040745
 JP2003518666
    - CRONQUIST D C ET AL., ADVANCED RESEARCH IN VLSI, (19990324), pages 23 - 40
The EPO accepts no responsibility for the accuracy of data originating from other authorities; in particular, it does not guarantee that it is complete, up to date or fit for specific purposes.