EP1184909 - Procédé de fabrication d'un circuit integré [Cliquez sur ce lien avec le bouton droit de la souris pour le conserver dans vos signets] | Statut | Aucune opposition formée dans le délai Statut actualisé le 01.06.2007 Base de données mise à jour au 17.09.2024 | Dernier événement Tooltip | 01.06.2007 | Aucune opposition formée dans le délai | publié le 04.07.2007 [2007/27] | Demandeur(s) | Pour tous les Etats désignés Agere Systems Guardian Corporation 9333 S John Young Parkway, Room 301E1211 Orlando Florida 32819 / US | [2006/30] |
Précédent [2002/10] | Pour tous les Etats désignés Agere Systems Guardian Corporation 9333 S John Young Parkway, Room 301E1211 Orlando, Florida 32819 / US | Inventeur(s) | 01 /
Krutsick, Thomas J 23 Crestview Drive Fleetwood, PA 19522 / US | [2002/10] | Mandataire(s) | Williams, David John, et al Page White & Farrer Limited Bedford House 21A John Street London WC1N 2BF / GB | [N/P] |
Précédent [2002/10] | Williams, David John, et al Page White & Farrer, 54 Doughty Street London WC1N 2LS / GB | Numéro de la demande, date de dépôt | 01307010.7 | 17.08.2001 | [2002/10] | Numéro de priorité, date | US20000650606 | 30.08.2000 Format original publié: US 650606 | [2002/10] | Langue de dépôt | EN | Langue de la procédure | EN | Publication | Type: | A2 Demande sans rapport de recherche | N°: | EP1184909 | Date: | 06.03.2002 | Langue: | EN | [2002/10] | Type: | A3 Rapport de recherche | N°: | EP1184909 | Date: | 13.10.2004 | [2004/42] | Type: | B1 Fascicule de brevet | N°: | EP1184909 | Date: | 26.07.2006 | Langue: | EN | [2006/30] | Rapport(s) de recherche | Rapport (complémentaire) de recherche européenne - envoyé le: | EP | 30.08.2004 | Classification | IPC: | H01L29/8605, H01L29/06 | [2002/10] | CPC: |
H01L29/66166 (EP,US);
H01L27/04 (KR);
H01L29/8605 (EP,US)
| Etats contractants désignés | DE, FR, GB [2005/27] |
Précédent [2002/10] | AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LI, LU, MC, NL, PT, SE, TR | Titre | Allemand: | Herstellungsverfahren für integrierten Schaltkreis | [2002/10] | Anglais: | Method of manufacturing an integrated circuit | [2002/10] | Français: | Procédé de fabrication d'un circuit integré | [2002/10] | Procédure d'examen | 07.01.2005 | Requête en examen déposée [2005/10] | 13.04.2005 | Envoi d'une notification de la division d'examen (délai : M04) | 22.08.2005 | Réponse à une notification de la division dexamen | 07.02.2006 | Notification relative à l'intention de délivrer le brevet | 06.06.2006 | Taxe de délivrance payée | 06.06.2006 | Taxe publication/d‘impression payée | Opposition(s) | 27.04.2007 | Aucune opposition formée dans le délai imparti [2007/27] | Taxes payées | Taxe annuelle | 28.08.2003 | Taxe annuelle Année du brevet 03 | 23.08.2004 | Taxe annuelle Année du brevet 04 | 18.08.2005 | Taxe annuelle Année du brevet 05 |
Dérogation à la compétence Tooltip exclusive de la juridiction unifiée du brevet | Voir le Registre de la juridiction unifiée du brevet pour les données relatives à la dérogation | ||
La juridiction unifiée du brevet assume l'entière responsabilité de l'exactitude, de l'exhaustivité et de la qualité des données présentées sous le lien fourni. | Citations: | Recherche | [Y]GB2016208 (WESTERN ELECTRIC CO) [Y] 1-7,9,10 * figure 2 *; | [Y]JPS56167360 ; | [A]JPS5621359 ; | [A]JPS5799764 ; | [A]JPS60231352 | [Y] - PATENT ABSTRACTS OF JAPAN, (19820410), vol. 0060, no. 55, Database accession no. (E - 101), & JP56167360 A 19811223 (MITSUBISHI ELECTRIC CORP) [Y] 1-7,9,10 * abstract * | [A] - PATENT ABSTRACTS OF JAPAN, (19810512), vol. 0050, no. 70, Database accession no. (E - 056), & JP56021359 A 19810227 (FUJITSU LTD) [A] 1 * abstract * | [A] - PATENT ABSTRACTS OF JAPAN, (19820921), vol. 0061, no. 85, Database accession no. (E - 132), & JP57099764 A 19820621 (TOSHIBA CORP) [A] 1 * abstract * | [A] - PATENT ABSTRACTS OF JAPAN, (19860405), vol. 0100, no. 87, Database accession no. (E - 393), & JP60231352 A 19851116 (FUJITSU KK) [A] 1 * abstract * |