blank Aide rapide
blank Actualité maintenance

Dates prévues pour la maintenance

Interruptions régulières:
entre 5 h 00 et 5 h 15 HEC, du lundi au dimanche.

Autres interruptions
Accessibilité

2022.02.11

en savoir plus...
blank Flash info

L’Italie rejoint le Registre fédéré

Cliquez ici pour plus d'informations sur le Registre fédéré.

2025-06-12

en savoir plus...
blank Liens utiles

Notifications
Assistant du Registre européen des brevets
Manuel d’utilisation du Registre européen des brevets (en anglais)
Registre européen des brevets – guide de poche
FAQ - Registre européen des brevets
Registre fédéré (Flyer)
Dossier mondial (Flyer)
Événements du Registre
Couverture de données pour lien profonds
Contenue du Registre fédéré
Tour de l'information brevets
Charte d'utilisation équitable

Extrait du Registre européen des brevets

EP Présentation générale: EP1446910

EP1446910 - APPAREIL ET PROCEDE DE REGLAGE DE PHASE POUR SYSTEME DE SIGNALEMENT A DISPOSITIF DE MEMOIRE [Cliquez sur ce lien avec le bouton droit de la souris pour le conserver dans vos signets]
StatutAucune opposition formée dans le délai
Statut actualisé le  17.06.2011
Base de données mise à jour au 28.03.2026
Dernier événement   Tooltip19.10.2012Extinction du brevet dans un Etat contractant
Nouvel/nouveaux État(s): TR		publié le 21.11.2012  [2012/47]
Demandeur(s)Pour tous les Etats désignés
Rambus Inc.
1050 Enterprise Way, Suite 700
Sunnyvale, CA 94089 / US
[2010/50]
Précédent [2010/32]Pour tous les Etats désignés
RAMBUS INC.
4440 El Camino Real Los Altos
California 94022 / US
Précédent [2004/34]Pour tous les Etats désignés
Rambus Inc.
4440 El Camino Real
Los Altos, California 94022 / US
Inventeur(s)01 / HAMPEL, Craig, E.
5927 Dunn Avenue
San Jose, CA 95123 / US
02 / PEREGO, Richard, E.
5938 Pala Mesa Drive
San Jose, CA 95123 / US
03 / SIDIROPOULOS, Stephanos, S.
731 Ellsworth Street
Palo Alto, CA 94306 / US
04 / TSERN, Ely, K.
Dixon Way, 784
Los Altos, CA 94022 / US
05 / WARE, Fredrick, A.
13961 Fremont, Pines
Los Altos Hills, CA 94022 / US
 [2004/48]
Précédent [2004/34]01 / HAMPEL, Craig, E.
5927 Dunn Avenue
San Jose, CA 95123 / US
02 / PEREGO, Richard, E.
5938 Pala Mesa Drive
San Jose, CA 95123 / US
03 / SIDIROPOULOS, Stephanos, S.
731 Ellsworth Street
Palo Alto, CA 94306 / US
04 / TSERN, Ely, K.
684 Riviera Drive
Los Altos, CA 94024 / US
05 / WARE, Fredrick, A.
13961 Fremont, Pines
Los Altos Hills, CA 94022 / US
Mandataire(s)Eisenführ Speiser
Patentanwälte Rechtsanwälte PartGmbB
Johannes-Brahms-Platz 1
20355 Hamburg / DE
[N/P]
Précédent [2009/28]Eisenführ, Speiser & Partner
Johannes-Brahms-Platz 1
20355 Hamburg / DE
Précédent [2004/34]Eisenführ, Speiser & Partner
Patentanwälte Rechtsanwälte Postfach 10 60 78
28060 Bremen / DE
Numéro de la demande, date de dépôt02802180.622.10.2002
[2004/34]
WO2002US33706
Numéro de priorité, dateUS20010343905P22.10.2001         Format original publié: US 343905 P
US20020376947P30.04.2002         Format original publié: US 376947 P
[2004/34]
Langue de dépôtEN
Langue de la procédureEN
PublicationType: A1 Demande avec rapport de recherche
N°:WO03036850
Date:01.05.2003
Langue:EN
[2003/18]
Type: A1 Demande avec rapport de recherche 
N°:EP1446910
Date:18.08.2004
Langue:EN
La demande publiée par l'OMPI le 01.05.2003, dans une des langues officielles de l'OEB, remplace la publication de la demande de brevet européen.
[2004/34]
Type: B1 Fascicule de brevet 
N°:EP1446910
Date:11.08.2010
Langue:EN
[2010/32]
Rapport(s) de rechercheRapport de recherche internationale - publié le:US01.05.2003
Rapport (complémentaire) de recherche européenne - envoyé le:EP14.07.2006
ClassificationIPC:H04L5/16, G06F1/04, G11C7/10
[2006/33]
CPC:
G11C7/10 (EP,US); G11C11/4076 (US); G06F12/0246 (US);
G06F3/061 (US); G06F3/0629 (US); G06F3/0671 (US);
G11C11/40611 (US); G11C11/4072 (US); G11C11/4078 (EP,US);
G11C11/4093 (US); G11C21/00 (US); G11C7/1051 (EP,US);
G11C7/106 (EP,US); G11C7/1066 (EP,US); G11C7/1078 (EP,US);
G11C7/1087 (EP,US); G11C7/22 (EP,US); G11C7/222 (EP,US);
H04L7/0091 (EP,US); G11C2207/2254 (EP,US); H04L67/10 (US);
H04L7/0025 (EP,US); H04L7/0079 (EP,US); H10B43/27 (US) (-)
Précédent IPC [2004/34]H04L5/16, G06F1/04
Etats contractants désignésAT,   BE,   BG,   CH,   CY,   CZ,   DE,   DK,   EE,   ES,   FI,   FR,   GB,   GR,   IE,   IT,   LI,   LU,   MC,   NL,   PT,   SE,   SK,   TR [2004/34]
Etats autorisant lextensionALPas encore payé
LTPas encore payé
LVPas encore payé
MKPas encore payé
ROPas encore payé
SIPas encore payé
TitreAllemand:PHASENEINSTELLVORRICHTUNG UND VERFAHREN FÜR EIN SPEICHERBAUSTEIN-SIGNALISIERUNGSSYSTEM[2004/34]
Anglais:PHASE ADJUSTMENT APPARATUS AND METHOD FOR A MEMORY DEVICE SIGNALING SYSTEM[2004/34]
Français:APPAREIL ET PROCEDE DE REGLAGE DE PHASE POUR SYSTEME DE SIGNALEMENT A DISPOSITIF DE MEMOIRE[2004/34]
Entrée dans la phase régionale24.05.2004Taxe nationale de base payée 
24.05.2004Taxe de recherche payée 
24.05.2004Taxe(s) de désignation payée(s) 
24.05.2004Taxe d'examen payée 
Procédure d'examen21.05.2003Requête en examen préliminaire déposée
Administration chargée de l'examen préliminaire international: US
14.05.2004Modification par le demandeur (revendications et/ou déscription)
24.05.2004Requête en examen déposée  [2004/34]
31.01.2007Envoi d'une notification de la division d'examen (délai : M06)
25.06.2007Réponse à une notification de la division dexamen
02.05.2008Envoi d'une notification de la division d'examen (délai : M06)
05.09.2008Réponse à une notification de la division dexamen
09.11.2009Envoi d'une notification de la division d'examen (délai : M04)
11.12.2009Réponse à une notification de la division dexamen
22.02.2010Notification relative à l'intention de délivrer le brevet
02.07.2010Taxe de délivrance payée
02.07.2010Taxe publication/d‘impression payée
Demande(s) divisionnaire(s)EP07117256.3  / EP1865648
Opposition(s)12.05.2011Aucune opposition formée dans le délai imparti [2011/29]
Taxes payéesTaxe annuelle
25.10.2004Taxe annuelle Année du brevet 03
27.10.2005Taxe annuelle Année du brevet 04
27.10.2006Taxe annuelle Année du brevet 05
31.10.2007Taxe annuelle Année du brevet 06
14.03.2008Taxe annuelle Année du brevet 07
26.10.2009Taxe annuelle Année du brevet 08
Dérogation à la compétence  Tooltip
exclusive de la juridiction
unifiée du brevet		 Voir le Registre de la juridiction unifiée du brevet pour les données relatives à la dérogation
La juridiction unifiée du brevet assume l'entière responsabilité de l'exactitude, de l'exhaustivité et de la qualité des données présentées sous le lien fourni.
Extinctions durant la phase d’opposition  TooltipAT11.08.2010
BE11.08.2010
CY11.08.2010
CZ11.08.2010
DK11.08.2010
EE11.08.2010
FI11.08.2010
IT11.08.2010
NL11.08.2010
SE11.08.2010
SK11.08.2010
TR11.08.2010
IE22.10.2010
LU22.10.2010
CH31.10.2010
LI31.10.2010
MC31.10.2010
FR02.11.2010
BG11.11.2010
GR12.11.2010
ES22.11.2010
PT13.12.2010
[2012/47]
Précédent [2012/44]AT11.08.2010
BE11.08.2010
CY11.08.2010
CZ11.08.2010
DK11.08.2010
EE11.08.2010
FI11.08.2010
IT11.08.2010
NL11.08.2010
SE11.08.2010
SK11.08.2010
IE22.10.2010
LU22.10.2010
CH31.10.2010
LI31.10.2010
MC31.10.2010
FR02.11.2010
BG11.11.2010
GR12.11.2010
ES22.11.2010
PT13.12.2010
Précédent [2011/47]AT11.08.2010
BE11.08.2010
CY11.08.2010
CZ11.08.2010
DK11.08.2010
EE11.08.2010
FI11.08.2010
IT11.08.2010
NL11.08.2010
SE11.08.2010
SK11.08.2010
IE22.10.2010
CH31.10.2010
LI31.10.2010
MC31.10.2010
FR02.11.2010
BG11.11.2010
GR12.11.2010
ES22.11.2010
PT13.12.2010
Précédent [2011/35]AT11.08.2010
BE11.08.2010
CY11.08.2010
CZ11.08.2010
DK11.08.2010
EE11.08.2010
FI11.08.2010
IT11.08.2010
NL11.08.2010
SE11.08.2010
SK11.08.2010
CH31.10.2010
LI31.10.2010
MC31.10.2010
FR02.11.2010
BG11.11.2010
GR12.11.2010
ES22.11.2010
PT13.12.2010
Précédent [2011/31]AT11.08.2010
BE11.08.2010
CY11.08.2010
CZ11.08.2010
DK11.08.2010
EE11.08.2010
FI11.08.2010
IT11.08.2010
NL11.08.2010
SE11.08.2010
SK11.08.2010
MC31.10.2010
BG11.11.2010
GR12.11.2010
ES22.11.2010
PT13.12.2010
Précédent [2011/24]AT11.08.2010
BE11.08.2010
CY11.08.2010
CZ11.08.2010
DK11.08.2010
EE11.08.2010
FI11.08.2010
NL11.08.2010
SE11.08.2010
SK11.08.2010
MC31.10.2010
BG11.11.2010
GR12.11.2010
PT13.12.2010
Précédent [2011/23]AT11.08.2010
BE11.08.2010
CY11.08.2010
CZ11.08.2010
DK11.08.2010
EE11.08.2010
FI11.08.2010
NL11.08.2010
SE11.08.2010
SK11.08.2010
BG11.11.2010
GR12.11.2010
PT13.12.2010
Précédent [2011/19]AT11.08.2010
BE11.08.2010
CY11.08.2010
DK11.08.2010
FI11.08.2010
NL11.08.2010
SE11.08.2010
BG11.11.2010
GR12.11.2010
PT13.12.2010
Précédent [2011/17]AT11.08.2010
BE11.08.2010
CY11.08.2010
FI11.08.2010
NL11.08.2010
SE11.08.2010
BG11.11.2010
GR12.11.2010
PT13.12.2010
Précédent [2011/15]AT11.08.2010
CY11.08.2010
FI11.08.2010
NL11.08.2010
SE11.08.2010
BG11.11.2010
GR12.11.2010
PT13.12.2010
Précédent [2011/13]AT11.08.2010
CY11.08.2010
FI11.08.2010
NL11.08.2010
BG11.11.2010
PT13.12.2010
Précédent [2011/11]AT11.08.2010
FI11.08.2010
NL11.08.2010
BG11.11.2010
PT13.12.2010
Précédent [2011/10]AT11.08.2010
FI11.08.2010
NL11.08.2010
PT13.12.2010
Précédent [2011/08]AT11.08.2010
NL11.08.2010
Citations:Recherche[Y] US6247138  (TAMURA HIROTAKA et al.) [Y] 1-12 * column 3, line 21 - line 49 * * column 4, line 33 - line 64 * * column 13, line 54 - column 14, line 8 * * column 25, line 36 - line 57 * * column 25, line 36 - line 57 * * column 28, line 39 - line 49 * * figures 2,8,9,38,55,60 *
 [A] US6078623  (ISOBE TADAAKI et al.) [A] 1,7 * column 13, line 46 - column 14, line 13; figure 13 *
 [Y]   NATSUKI KUSHIYAMA: "A 500-MEGABYTE/S DATA-RATE 4.5M DRAM", IEEE JOURNAL OF SOLID-STATE CIRCUITS, IEEE SERVICE CENTER, PISCATAWAY, NJ, US, vol. 28, no. 4, 1 April 1993 (1993-04-01), pages 490 - 498, XP000362979, ISSN: 0018-9200 [Y] 1-12 * page 493, column R, paragraph 3 - page 494, column L, paragraph 1 * * figures 6,7 *

DOI:   http://dx.doi.org/10.1109/4.210033
 [Y]   YIDO KOO ET AL: "A 4-400 MHz jitter-suppressed delay-locked loop with frequency division method", VLSI AND CAD, 1999. ICVC '99. 6TH INTERNATIONAL CONFERENCE ON SEOUL, SOUTH KOREA 26-27 OCT. 1999, PISCATAWAY, NJ, USA,IEEE, US, 26 October 1999 (1999-10-26), pages 339 - 341, XP010370138, ISBN: 0-7803-5727-2 [Y] 1-12 * page 339, column L, paragraph 2; figures 4,5 * * page 340, column L, line 1 - column R, line 2 *

DOI:   http://dx.doi.org/10.1109/ICVC.1999.820925
 [A]   "SLDRAM ARCHITECTURAL AND FUNCTIONAL OVERVIEW", SLDRAM ARCHITECTURAL AND FUNCTIONAL OVERVIEW, August 1997 (1997-08-01), pages 1 - 14, XP002101005 [A] 1,7 * page 10, paragraphs SLDRAM,CALIBRATION - page 11 *
 [A]   JOONBAE PARK ET AL: "A semi-digital delay locked loop for clock skew minimization", VLSI DESIGN, 1999. PROCEEDINGS. TWELFTH INTERNATIONAL CONFERENCE ON GOA, INDIA 7-10 JAN. 1999, LOS ALAMITOS, CA, USA,IEEE COMPUT. SOC, US, 7 January 1999 (1999-01-07), pages 584 - 588, XP010319965, ISBN: 0-7695-0013-7 [A] 1,7 * page 586, column R, paragraph 2.2 - page 587; figures 2,8 *
 [A]   "BINARLY WEIGHTED ELEMENT PULSE DELAY LINE", IBM TECHNICAL DISCLOSURE BULLETIN, IBM CORP. NEW YORK, US, vol. 39, no. 6, June 1996 (1996-06-01), pages 153 - 154, XP000678555, ISSN: 0018-8689 [A] 1,7 * the whole document *
ExamenUS6047346
L'OEB décline toute responsabilité quant à l’exactitude des données émanant d'administrations tierces. Il ne garantit notamment pas l'exhaustivité, l'actualité ou la pertinence à des fins spécifiques de ces données.