Deutsch English Français

Contact

Veille du Registre (alertes par courrier électronique)

EP0566838

Procédure d'examen

Aide rapide

Actualité maintenance

Dates prévues pour la maintenance

Interruptions régulières:
entre 5 h 00 et 5 h 15 HEC, du lundi au dimanche.

Autres interruptions
Accessibilité

2022.02.11

Flash info

Flash Info

Nouvelle version du Registre européen des brevets – des informations relatives aux procédures CCP sont disponibles dans le Registre européen des brevets.

2024-07-24

Liens utiles

Notifications
Assistant du Registre européen des brevets
Manuel d’utilisation du Registre européen des brevets
Registre européen des brevets – guide de poche
FAQ - Registre européen des brevets
Registre fédéré (Flyer)
Dossier mondial (Flyer)
Événements du Registre
Couverture de données pour lien profonds
Contenue du Registre fédéré
Tour de l'information brevets
Charte d'utilisation équitable

Extrait du Registre européen des brevets

EP Présentation générale: EP0566838

EP0566838 - Procédé de fabrication d'un transistor à couches minces [Cliquez sur ce lien avec le bouton droit de la souris pour le conserver dans vos signets]
Statut	La demande est réputée retirée Statut actualisé le 28.02.2003 Base de données mise à jour au 19.10.2024
Dernier événement Tooltip	28.02.2003	Demande réputée retirée	publié le 16.04.2003 [2003/16]
Demandeur(s)	Pour tous les Etats désignés MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD. 1006, Oaza Kadoma Kadoma-shi Osaka 571-8501 / JP
	[N/P]
Précédent [1994/50]	Pour tous les Etats désignés MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD. 1006, Ohaza Kadoma Kadoma-shi, Osaka-fu, 571 / JP
Précédent [1993/43]	Pour tous les Etats désignés MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD 1006-banchi, Oaza-Kadoma Kadoma-shi, Osaka 571 / JP
Inventeur(s)	01 / Furuta, Mamoru 46-2-305, Yamadaike-Higashi-machi Hirakata-shi, Osaka 573-01 / JP
	02 / Kawamura, Tetsuya 1-16-8-405, Higashinakaburi Hirakata-shi, Osaka 573 / JP
	03 / Yoshioka, Tatsuo 19-25-304, Kourien-Higashino-cho Hirakata-shi, Osaka 573 / JP
	04 / Sano, Hiroshi 46-1-207, Yamadaike-Higashi-machi Hirakata-shi, Osaka 573-01 / JP
	05 / Miyata, Yutaka 2-19-14, Kitayamato Ikoma-shi, Nara 630-01 / JP
	[1993/43]
Mandataire(s)	Eisenführ Speiser Patentanwälte Rechtsanwälte PartGmbB Postfach 10 60 78 28060 Bremen / DE
	[N/P]
Précédent [1993/43]	Eisenführ, Speiser & Partner Martinistrasse 24 D-28195 Bremen / DE
Numéro de la demande, date de dépôt	93102520.9	18.02.1993
	[1993/43]
Numéro de priorité, date	JP19920034660	21.02.1992 Format original publié: JP 3466092
	JP19920205836	03.08.1992 Format original publié: JP 20583692
	[1993/43]
Langue de dépôt	EN
Langue de la procédure	EN
Publication	Type:	A2 Demande sans rapport de recherche
	N°:	EP0566838
	Date:	27.10.1993
	Langue:	EN
	[1993/43]
	Type:	A3 Rapport de recherche
	N°:	EP0566838
	Date:	31.07.1996
	[1996/31]
Rapport(s) de recherche	Rapport (complémentaire) de recherche européenne - envoyé le:	EP	12.06.1996
Classification	IPC:	H01L21/336, H01L21/84	[1993/43]
	CPC:	H01L21/32155 (EP,US); H01L29/66757 (EP,US); H01L29/66765 (EP,US); H01L29/78675 (EP,US); H01L29/78678 (EP,US); Y10S148/15 (EP,US)
Etats contractants désignés	DE, GB [1993/43]
Titre	Allemand:	Herstellungsverfahren eines Dünnschicht Transistors	[1993/43]
	Anglais:	Manufacturing method of thin film transistor	[1993/43]
	Français:	Procédé de fabrication d'un transistor à couches minces	[1993/43]
Procédure dexamen	18.02.1993	Requête en examen déposée [1993/43]
	25.02.1999	Envoi d'une notification de la division d'examen (délai : M06)
	11.08.1999	Réponse à une notification de la division dexamen
	04.02.2000	Envoi d'une notification de la division d'examen (délai : M06)
	09.08.2000	Réponse à une notification de la division dexamen
	28.03.2002	Envoi d'une notification de la division d'examen (délai : M06)
	08.08.2002	La demande est réputée retirée, date d'effet juridique [2003/16]
	11.11.2002	Envoi dune notification signalant que la demande est réputée retirée, motif: {0} [2003/16]
Taxes payées	Taxe annuelle
	24.02.1995	Taxe annuelle Année du brevet 03
	24.02.1996	Taxe annuelle Année du brevet 04
	25.02.1997	Taxe annuelle Année du brevet 05
	27.02.1998	Taxe annuelle Année du brevet 06
	01.03.1999	Taxe annuelle Année du brevet 07
	29.02.2000	Taxe annuelle Année du brevet 08
	28.02.2001	Taxe annuelle Année du brevet 09
	28.02.2002	Taxe annuelle Année du brevet 10
Dérogation à la compétence Tooltip exclusive de la juridiction unifiée du brevet	Voir le Registre de la juridiction unifiée du brevet pour les données relatives à la dérogation
	La juridiction unifiée du brevet assume l'entière responsabilité de l'exactitude, de l'exhaustivité et de la qualité des données présentées sous le lien fourni.
Citations:	Recherche	[XA]EP0383230 (SEIKO EPSON CORP [JP]) [X] 1-3,8,9 * column 12, line 33 - line 54 * * column 11, line 33 - column 12, line 18; figure 1 * [A] 10,13,18,19;
		[YA]JPS5830123 ;
		[YA]JPS62219574 ;
		[A]JPS6329978 ;
		[A]JPH02123743 ;
		[X]EP0361609 (PHILIPS ELECTRONICS UK LTD [GB], et al) [X] 10,19 * column 7, line 42 - column 8, line 32; figure 2 *;
		[A]JPH01276768 ;
		[A]JPH0439967 ;
		US5141885 [ ] (YOSHIDA AKIHISA [JP], et al) [ ] * abstract *
		[YA] - PATENT ABSTRACTS OF JAPAN, (19830511), vol. 007, no. 107, Database accession no. (E - 174), & JP58030123 A 19830222 (TOKYO SHIBAURA DENKI KK) [Y] 1-3,9 * abstract * [A] 10,13,19
		[YA] - PATENT ABSTRACTS OF JAPAN, (19880312), vol. 012, no. 080, Database accession no. (E - 590), & JP62219574 A 19870926 (SHARP CORP) [Y] 1-3,9 * abstract * [A] 10,13,19
		[A] - PATENT ABSTRACTS OF JAPAN, (19880707), vol. 012, no. 239, Database accession no. (E - 630), & JP63029978 A 19880208 (SHARP CORP) [A] 1,3,7-10,13,17-19 * abstract *
		[A] - SATOSHI INOUE ET AL, "LOW TEMPERATURE CMOS SELF-ALIGNED POLY-SI TFTS AND CIRCUIT SCHEME UTILIZING NEW ION DOPING AND MASKING TECHNIQUE", PROCEEDINGS OF THE INTERNATIONAL ELECTRON DEVICES MEETING, WASHINGTON,, INSTITUTE OF ELECTRICAL AND ELECTRONICS ENGINEERS, (19911208), pages 555 - 558, XP000342189 [A] 1-6,9,10,13-16,19 * page 556, column L - page 557, column R; figure 5 *
		[A] - KIKUO ONO ET AL, "EFFECT OF CHANNEL IMPLANTATION ON THE DEVICE PERFORMANCE OF LOW TEMPERATURE PROCESSED POLYCRYSTALLINE SILICON THIN FILM TRANSISTORS", JAPANESE JOURNAL OF APPLIED PHYSICS, (19901201), vol. 29, no. 12 PART 01, pages 2705 - 2710, XP000263386 [A] 1-3,7-10,13,17-19 * page 2705, column R - page 1706, column L; figure 1 * DOI: http://dx.doi.org/10.1143/JJAP.29.2705
		[A] - PATENT ABSTRACTS OF JAPAN, (19900731), vol. 014, no. 354, Database accession no. (E - 0958), & JP02123743 A 19900511 (FUJITSU LTD) [A] 1,4,5,10,12,14,15 * abstract *
		[A] - HIRANO R ET AL, "FABRICATION OF POLYCRYSTALLINE SILICON THIN-FILM TRANSISTORS BY ION SHOWER DOPING TECHNIQUE", ELECTRONICS & COMMUNICATIONS IN JAPAN, PART II - ELECTRONICS, vol. 71, no. 10, PART 2, pages 40 - 45, XP000043970 [A] 1,4-6,9,10,14-16,19 * page 40, column L - page 43, column R *
		[A] - PATENT ABSTRACTS OF JAPAN, (19900126), vol. 014, no. 045, Database accession no. (E - 0880), & JP01276768 A 19891107 (FUJITSU LTD) [A] 10,11 * abstract *
		[A] - PATENT ABSTRACTS OF JAPAN, (19920525), vol. 016, no. 224, Database accession no. (E - 1206), & JP04039967 A 19920210 (MATSUSHITA ELECTRIC IND CO LTD) [A] 4,10,11,14,19

L'OEB décline toute responsabilité quant à l’exactitude des données émanant d'administrations tierces. Il ne garantit notamment pas l'exhaustivité, l'actualité ou la pertinence à des fins spécifiques de ces données.